珍珠湾全球网 › 标签 › 电子管

标签: 电子管

相关帖子	版块	作者	回复/查看	最后发表

没有相关内容

相关日志

分享〖万金华专栏〗比二进制计算机速度至少快1到3.6倍的二进制小孔倒像制计算机 ... ...: 热度 1 天涯过客 2013-7-24 15:49; 比二进制计算机速度至少快1到3.6倍的二进制小孔倒像制计算机本发明和发现是涉及区别于二进制计算机的可仍用二值数字逻辑组件制造的，真正有原码意义下的包含减法器、除法器的运算器的是跟二进制互为光学小孔成倒像的一种新型计数制的超速计算机的制造原理和技术。更确切的说，是涉及当采用跟制造现有一切二进制计算机同样的软硬件提速措施所制成的新计算机，其不但作减法跟做加法速度至少一样快，更使得做除法跟作乘法速度至少一样快，当在釆用跟二进制计算机相同的硬软件措施，此新计算机属总运算速度至少比二进制机要快1倍到3.6倍以上的新型超速计算机的制造原理和技术。现有技术中，不管是电子管的、晶体管的、集成电路的、超大规模集成电路的这前四代的巨(或小或微或PC)型的所有计算机，均没有真正只采用原码意义下制成的减法器。作减法特别是作除法均是采用补码或反码结构去间接用加法去完成的。这是因为现有一切计算机是采用二进制去完成四则运算的。而二进制和十进制一样，在当位减不够减使差是负的，必须向临位高位借，邻高位借不到又需逐级向更高临位去借位，使被借及以下各低位均要变值后才能完成当位的减的过程，这太复杂了。所以现有一切计算机的运算器设计时，通通不是采用这种直接用原码去向高位借位去完成减法的技术去设计，是被迫采用先把减数的原码变成反码或补码后去跟被减数相加得出结果后再恢复成原码，或者把减数的原码加到被减数上去恢复原当位被减数之后使此当位被减数再左移一位后重新启动减法的过程，作除法的过程必然要采用大量的此种复杂过程。这样不但要保留出单元给减法的原码结构作储存占用，也要有变原码减数为反码或补码的结构，并且还要留出单元给这种补码或反码结构作储存占用。这说明现有一切二进制计算机，为了作减法和除法使运算器的结构复杂了，最重要的是，做减法的速度当然要比做加法的速度平均要慢上一倍之多，特别是作除法的速度因需作大量减法才能完成造成至少比作乘法的速度慢上一倍以上。现有技术中，或采用缩小芯片尺寸技术可达到“摩尔法则”所指出的十八月计算机速度性能就提高的目的，可芯片尺寸不可能无限地缩小下去，因新增加的绝缘和发热问题是难以克服的；或有使在触发器设计上采用多触发头并行的技术去提高计算机算速度；或采用数量极多的，多到高达500台到一千台以上的处理器并行连接的技术，配上数学上的并行算法相结合，再配上高速传输数字电路的技术，这样就以把没有前因后果的有关运算，尽量提前作并行计算去达到节省运算时间去实现提高计算机整体的运算速度。可是这种技术虽实现巨型机提速的目的，但不能使单台普通计算机特别是使单台PC机提高运算速度。 WJH氏另辟蹊径寻找到了提高计算机速度的绝妙途径和技术 WJH氏发明设计了一种跟二进制互为光学小孔成倒象的计算机，就是一种非二进制的但仍用传统标准二值数字逻辑门组件制造的新型计算机。当仍旧采用提高二进制计算机速度同样的软件和硬件技术措施去设计制造新型计算机，则新型计算机速度就比传统二进制计算机(不管是单台、是微机或超大型机)速度至少快一倍以上。原因在于：二进制计算机没有原码意义下的减法器，为了克服不够减要逐位向高位借位带来的逐位变位的结构和技术上的困难，作减法是用补码或反码去简接用加法完成的，所以完成减法比完成加法要慢上很多，除法是大量用减法才能完成，当不够除时，还要恢复原当位被除数，这样就必须既保留补码或反码，还要保留原码，把原码加到当位被除数上去，因而完成除法比完成乘法要慢上许多，至少一倍以上。而新计算机的设计中，有完全原码意义下的减法器，作减法时不够减照减，不存在借位只存在跟加法一样的进位，完成减法跟完成加法至少一样快；作除法时，不够除照除，根本不需再恢复当位原被除数等问题，被除数减法除数得正商，被除数加上除数得负商，完成除法跟完成乘法至少一样快。新计算机的减法器的开关函数电路，跟二进制加法器的开关函数电路基本相同，乘法器和除法器的数字电路比二进制的来得简单。新计算机是名符其实的下新一代超速计算机，它的出现是最终要淘汰掉传统二进制计算机的。新型超速计算机是这样被发现发明的㈠计算机，顾名思义，至少是用来进行计算的，那计算机就必须对应使用一种计数制作为基础设计运算器。现有一切计算机均是二进制的。对于这个二进制，在1560—1612年间英国哈里奥特在手稿中已使用了，于1670年，洛布克威在《两方面的知识》中也有二进制和十二进制，而莱布尼兹受其老师瓦伊尔关于四进制的书《四合》的启迪，和在1676年引用中国的数据研究“普遍符号”过程中，于1679年完成了 “论二进制”的论文初稿，1697年出版他的《中国近事》文中对二进制与中国人思想体系的联系在其中开始初步得以表达。1701年11月4日传教士白晋写信告之莱布尼兹称中国的六爻易卦的伏羲六十四卦先天次序图跟二进制是一致的。为此莱布尼兹还送给康熙皇帝他发明的手摇齿轮计算机，给朋友信中称愿加人中国国籍。㈡是否最能适用到计算机的计数制均是跟伏羲六十四卦先天次序图有关?回答是肯定的： WJH氏破译了失传七千多年的伏羲把“物理空间”投影成“仿真象形符号空间”(西方文艺复兴后的科学缺少这一环节)后又再投影成抽象的“数学空间”(可惜，在中国，这最后环节被秘传造成失传了)画出河图、洛书、八卦来的技术；WJH氏破译了失传三千多年的《周易》经文的是由16个“周易碱基”组合成64 个“周易碱基对”，由此构成经文中的一级64个，二级8个，三级4个，四级2个，五级1个，六级1个共80个双螺旋结构“周易密码”技术，再加上WJH氏发明的“矛盾共同体展开法”技术，求得了二进制的光学小孔成倒象的新计数制。只要把二进制计算机的CPU中运算器换(或新增)成新计数制的运算器，而控制系统不变，均当成“黑箱”处理即可。 σ(X，Y)=X· + ·Y 为异或门； h(X，Y)=X·Y 为与门则半减器为： σ N =σ (A N ，B N ) 为半差； P N+1 = N ·B N 为半进位全减器为： ∑N=σ(P N ，σ N ) 为全差； P N+1 =(H N ，q N ) 为全进位其中A N ，B N ．分别为被减数A，减数B的第N位。本发明的目的是可以不采用反码和补码结构，而直接采用原码去设计计算机CPU的运算器，以使新计算机的运算速度至少比传统的巨(或小或微或pc)型计算机运算速度快上至少一倍以上（1-3.6倍）。本发明是这样实现的：由万金华矛盾共同体展开法技术（“在任何特殊的系统（WJH氏矛盾共同体计数制展开法技术：不管是自然界系统、社会界系统、物理系统、化学系统、数学系统、精神界系统、肉体系统、国家统一关系系统、国际关系系统、国内关系系统、民族关系系统、阶层或阶级系统、自然和社会混合系统）内，对该系统内存在的相异的甚至互为矛盾或互为对抗的诸方，使其任何一方按照同时包含该系统内事物的所有相异的诸方去展开表现出来，则该系统内事物的任何方跟相异诸方间的交往联系方式，相处方式，转化方式，交斗方式均达到高度统一”。），知道只要把常规的M≥2值多项式计数制即M≥2进位制中表示的数要么正要么负的绝对分明状态改变成“任何实数均是正负数的代数和”去用一种新计数制去表示，就不再需要单独的表示正和负的符号位就可直接表示任何正负数了，那在这种计数制中，加减乘除的运算法则就可能达到高度的统一；且由万金华破译出(其是区别于文艺复兴起盛兴的西方科学传统是直接把“物理空间”量化投影成 “数学空间”)的失传了七千年的伏羲“仰则观象于天，俯则观法于地，观鸟兽之文与地之宣，近取诸身，远取诸物”的观天察地先把“物理空间”模拟投影成材象形(仿真)符号空间”后再量化投影成抽象的“数学空间”画出河图、洛书、八卦的技术，知道M≥2进制的光学小孔成倒像正好是符合表示“任何实数均是正负数的代数和”的一种新型计数制；再由万金华破译出的失传了三千多年的构造《周易》经文的六十四个一级，八个二级，四个三级，一个五级，一个零级共八十个“双螺旋结构”的《周易》密码技术，指出所需的可表示“任何实数均是正负数的代数和”的相对论型新计数制，最好是每相邻位数是均匀交错地实际分别表示正负数时更能充分发挥“双螺旋结构”带来的优越性。事实上，对任何实数Y，令M≤一2为整数，则有 Y＝∑y i M i ， 0≤y i ≤｜M｜－1，y i 为非负整数．-m≤i≤n 简写成 Y=y n y n-1 ……．y 1 y 0 .y -1 y -2 ……y -m （y i 为当位系数) y i ＝M·｛Y/M i ＋1 ｝-｛Y/M i ｝= -M 有递推关系 K 0 =y Y i ＝K i 一M K i =(K i-1 -y i-1 )／M 其中虽然y 2i ≥0,y 2i+l ≥0．但其所表数的实际分别为： y 2i (-M) 2i =y 2i (M) 2i ≥O Y 2i-1 (-M) 2i ＋1 =-y 2i M 2i ＋1 ≤0，Y=∑y i M i =∑y 2i ｜M｜ 2i -．∑｜M｜ 2i＋1 ，这表明M≤一2为基底的多项项计数制 Y=∑y i M i =y n y n-1 ……．y 1 y 0 .y -1 y -2 ……y -m 是相临各位均匀正负交错的多项式计数制，简称为“M≤-2”进位制。(当然，当相临各位是正负交错，但并不均匀交错地多项式计数制，当均以M≤一2为基底时，其计数制是无穷的，而我们这里只取均匀交错地这一种) 本发明是选择了M=-2的“负二进制”作为新型计算机用计数制。在“负二进制中”，任何实数均可唯一表示。且不需要表示正负数的符号。四则运算在“负二进制，，中得到了高度统一：加法(或减法)既可以用加法(或减法) 法则完成，又可以用减法(或加法)法则完成。作减法时不管够减不够减是照减，不够时不但不向高位借位反而向高位进位，这跟作加法只有进位一样。同样的作除法时，不管够除不够除是照除，根本不再需要恢复当位原被除数这种复杂的过程去完成除法过程。作减法的速度至少跟作加法的速度一样快，作除法的速度至少跟作乘法的速度一样快。在负二进制中，加法法则： 0 0 1 l l l l ll ll 0 +0 ， +l ， +0，， +l ， +11 ， + l， +ll ，+0 ，+11． —— —— —— —— —— ——— ——— —— —— O l l 110 O 0 10 11 ll 减法法则： 0 0 l l 1 l l l l l 1 O -O ， -l ， -O ，-l ， -ll ， -l ，-l l ， -0 ， -11． —— ——— —— —— ——— ——— ——— ——— ——— O ll l 0 110 10 O l l l 乘法法则： 0 0 l l l l l ll ll O ×0 ，× 1 ，× 0 ，× 1 ，×ll ，× l，× 11 ，× O ，×11 —— —— —— —— —— —— ——— ——— ——— O 0 O l ll ll 1 0 0 除法法则：被除数是除数的1／3倍时商上“1” 被除数是除数的-2／3倍时商上“-1=11”。 (1／3=0. ，-2／3=0. ) 简称为：．，加法时：逢正2进负1(1+1=110，11=-1)。逢负2进正l(1l+11=10，11= -1)。减法时：零减1在当位得l，且向高临位进1。 (0-1=11)，(零减1得1进1)。零减负l在当位得l，但不进位(0-11=1)，(零减ll得1)。除法时：被除数满1／3倍除数时商上l。 (根据是在负二进制中1／3=0. ) (其是被除数“减去”除数时得“正商”的根据) 被除数满-2／3倍除数时商上“负1”=ll。 (根据是在负二进制中-2／3=0. ) (其是被除数“加上”除数时得“负商”的根据) 当A／B1／3就使商得l，或当A／B≤-2／3时就使商得-1=11 就称为“赢除法” 当-2／3A／B1／3时使商得l或-1=11。就称为“亏除法” 乘法时：1×A相当于多位的A的每位跟l进行“逻辑与”运算。 11×A=-1×A相应于0-A或左移一位与本身相加，实际是使A变号。变号时：把A变成-A可用0-A，或ll×A，或把A左移一位与本身相加。移位：向左(高位)位移一位，扩大“负2”=10倍向右(低位)位移一位，缩小“负2”=10倍。本发明根据“负二进制”特点，在字长设计中，可以象二进制情形时一样在阶码和尾数上均可仍保留有表示正负数的符号位，也可均完全取消这符号位。例如在总字长设计成k+i位(一般是4位，8位，16位，32位，64位等2 n 位时)，使阶码设计成i位。由于在“负二进制”中的小数共有四种形式： O 0．xx……x 为I型数 “X”可为“0”，也可为“l”。 0 1．xx…．x 为II型数 l O．xx…．x 为Ⅲ型数 l 1．xx……x 为Ⅳ型数这样字长中的尾数这小数部分因有1／3=0. ,-2／3=0. ，-1=11,-2=10,1=1,0=0负二进制表示，故就有： -2／3I型数1／3 1／3=1-2／3Ⅱ型数1+1／3=4／3 -8／3==-2-2／3Ⅲ型数-2+1／3= -5／3 -5／3=一1-1/3IV型数-1+1／3= -2／3 由此，可根据“负二进制”特点，对负二进制的浮点数 A=(-2) a （N） ·A（M）规定I、II、Ⅲ、Ⅳ型规格化数的K位A(M)尾数(15)分别为： A(M)-00．1xx．…．．x． A(M)=01．1xx．…．．x． A(M)=11．1xx．…．．x． A(M)=10．1xx．…．．x．其中小数点左为二位整数部分(1-2)，小数点右边部分(k -2) 而i位阶码(1一1) 例当i=7时，因-42 （10） =0101010(-2)，85 (10) =1010101(-2) ．．．-42≤a（N）≤85 因此在总字长(1)为k+i位时(a(N)为i位，A(M)为k位)，则在“负二进制”字长(1)中 A=(-2) a （N） ·A(M)的范围为 ±2 -(k-1) ∽±(2 k-2 →2 -1 ) 具体地当含 α k-2 ＝(2-2 -k+2 )/2，β k-2 ＝(1-2 -2 k+4 )／3时， I型规格化数A表示范围为：表示正数时，(-2) -k ＋4 (一α k-2 )≤A≤(一2) k-3 ·β k-2 表示负数时，(-2) -k ＋3 (一α k-2 )≤A≤(一2) k-2 ·β k-1 A可最多左移k-2位，A可最多右移k-3位； II型规格化数A表示范围为：表示正数时，(-2) -k ＋3 (-1一α k-2 )≤A≤(一2) k-2 ·（-1＋β k-2 ）表示负数时，(-2) -k ＋1 (-1一α k-2 )≤A≤(一2) k-2 ·（-1＋β k-2 ） A可最多左移k-2位，A可最多右移k-2位； Ⅲ型规格化数A表示范围为：表示正数时，(-2) -k ＋2 (-1一α k-2 )≤A≤(一2) k-2 ·（-1＋β k-2 ）表示负数时，(-2) -k ＋1 (-1一α k-2 )≤A≤(一2) k-3 ·（-1＋β k-2 ） A可最多左移k-2位，A可最多右移k-1位： Ⅳ型规格化数A表示范围为：表示正数时，(-2) -k ＋2 (-2一α k-2 )≤A≤(一2) k-2 ·（-2＋β k-2 ）表示负数时，(-2) -k ＋1 (-2一α k-2 )≤A≤(一2) k-3 ·（-2＋β k-2 ） A可最多左移b2位，A可最多右移k-1位；本发明根据“负二进制”的特点和布尔二值逻辑及二值数字门电路设计出负二进制的加法器(21)、减法器(25)、乘法器(27)、除法器(28)。而为了对比“负二进制”运算器的优越性及其跟 “二进制”运算器及“M≥2进制”运算器在数字逻辑电路上的兼容性，也给出了“二进制”加法器(21)、由布尔型三值逻辑构造的 “二进制加法器(22)”、“负二进制”加法器(24)、 “负三进制”减法器(26)来。从开关函数及数字逻辑电路上看，知道“负二进制”的加法器和减法器在结构形式上，完全跟“二进位”的加法器的结构形成，以及“三进制”的加法器和“负三进制”的加法器和减法器的在结构形式上是惊人的相似和互相兼容。附图说明：图1： (1)为k+i位总字长结构图。 (1-1)为i位阶码a(N)结构图。各位分别γ 1 →γ i 。其中无符号位。 i最宜为奇数，但也为偶。 (1-2)为尾数中2位整数部分结构图。各位分别为t 1 ，t k 。 (1-4)为k位尾数A(M)结构图。各位分别为t 1 →t k ，其中无符号位 (1-3)为尾数中小数点右边的k-2位结构图。各位分别为t 3 →t k (2)为k+i位总字长中每位顺序编号结构图。各位分别t 1 →t k+i (3)为I型规格化数结构图。其中t l =t i+l =t 2 ＝t i+2 ＝O (4)为II型规格化数结构图。其中t 1 =t i ＋1 =O，t 2 =t i+2 =1 (5)为Ⅲ型规格化数结构图。其中t 1 =t i ＋1 =l，t 2 =t i+2 =O (6)为Ⅳ型规格化数结构图。其中t 1 =t i ＋1 =t 2 =t i+2 =1 (7)为I型规格化数A图。 A可为图(二)中加数A，或为图(三)中加数A，或为图(四)中被减数A，或为图(五)中被乘数A，或为图(六)中被除数A。 (8)为I型规格化数B图。B可为图(二)中加数B，或为图(三)中加数B，或为图(四)中减数B，或为图(五)中乘数B，或为图(六)中除数B。 (9)单位整数L 1 =I结构图。即(2)中t i ＋2 =l，其它t i =0。 (10)单位整数L 2 = -l=11结构图。即(2)中t i ＋1 =t i+2 ，其它t i =O (11)计数器i结构图。 (12)尾数寄存器E 1 结构图。即图(六)中E 1 ，其为k位。 (13)尾数寄存器E 2 结构图。即图(六)中E 2 ，其为k位。 (14)运算结果尾数F(M)结构图。 (15)数A的K位尾数A(M)结构图。 (16)数B的K位尾数B(M)结构图。 (17)中间结果K位尾数A：寄存器结构图。 (18)数A的i位阶码a(M)结构图。 (19)数B的i位阶码b(M)结构图。 (20)运算结果的i位阶码f（N）结构图。图2：二进制和三进制加法器开关函数线路图。 (21)二进制加法器开关函数线路图。 H（x，y）=x·y为“与门”：l·1=1，1·x=x,0·r=O； 6（x，y）=x· ＋ ·y为“异或门”：8=1，i=0，l+x=l，o+x=x： 6 N 为半和，h N+1 为半进位，∑ N 为全和，H N+1 ，为全进位： A N ，B N 为加数A，B的尾数的第N位， (22)二进制加法器开关函数线路图。 H（x，y）= + + 为三值“与门”。其中o·x=O,1·X=X，x·X=X， =1， 2+x=x，O+x=x，X+X=X， =2， l△x=l，2△X=X，x△x=x， =0； 6（x，y）=(x△0)。＋（ △0)。＋（ △0)· 为三值“异或门”。 6 N 为半和，h N+1 为半进位，∑ N 为全和，H N+1 ，为全进位： A N ，B N 为加数A，B的尾数的第N位，图3负二进制和负三进制加法器开关函数线路图。 (23)负二进制加法器开关函数线路图： 6 N 为半和，p N+1 为半邻位进位，h N ＋1 为半隔位进位，∑ N 为全和， P N+1 为全邻位进位，H N ＋1 为全隔位进位； (24)负三进制加法器开关函数线路图： 6 N 为半和，p N+1 为半邻位进位，h N ＋1 为半隔位进位，∑ N 为全和， P N+1 为全邻位进位，H N ＋1 为全隔位进位；图4负二进制和负三进制减发器开关函数线路图。 (25)负二进制减法器开关函数线路图： 6 N 为半和，p N+1 为半邻位进位，h N ＋1 为半隔位进位，∑ N 为全和， P N+1 为全邻位进位，H N ＋1 为全隔位进位； (26)负二进制减法器开关函数线路图： 6 N 为半和，p N+1 为半邻位进位，h N ＋1 为半隔位进位，∑ N 为全和， P N+1 为全邻位进位，H N ＋1 为全隔位进位；图5负二进制乘法器线路图结构图 A，B为乘数，按I型规格化处理，用总字长k+i位表示。 A=(．2) a(N) ·A(M)，B=(．2) b(N) ·B（M） f(N)=a(N)+b(N)， F(M)=A(M)·B(M)， A·B=(-2) f （N ）·F（M）此结果未最后作规格化处理。 (-2) f （N ）·F(M)→Q表最后结果。由于用到1l×ll=1，在线路设计中就二位二位地进行乘后再累加，比二进制的乘法要诀。其所用代码跟(1)相同。图6负二进制除法器线路结构图。对被除数A，除数B按I型规格化处理。用总字长k+i位表示。本除法器是一种“赢亏混合”法进行除法过程的。其作除法的速度至少跟作乘法的速度一样快。不够除照除，不需象二进制除法器中需恢复当位被除数的复杂过程。其所用代码跟(1)相同。图7负二进制四则运算运算法则高度统一例图。 (29)加法乘减法运算法则高度统一例图。减法不够减不再借位，而只有进位。 (30)除法跟加法及减法运算法则高度统一例图。除法不够除照除，不需要再恢复当位被除数的复杂过程。图8 (30-1)用被除数减去除数得正商例图。 (30-2)用被除数加上除数得负商例图。由于本发明有原码意义下的减法器，省去反码和补码结构以外，不够减照减反而象加法一样是向高位进位，除法不够除时照除，不需要恢复当位被除数的复杂过程，字长设计中由于负二进制数不要设正负符号位而也同样省去阶码和尾数的符号位。这样，负二进制计算机不但结构上得到了一定的简化，而且运算速度比传统二进制的单台计算机在采用同样的提速的软硬件措施制造的条件，要至少快一倍。而在设计中，也可同时保留二进制的运算器，也可去掉二进制的运算器，但均要新增负二进制运算器，设计出来后，把其当成“黑箱”，使其跟控制器的接口引出来跟控制器连上，就成为“负二进制计算机”或“二进制与负二进制混合型计算机。”本发明的技术可以应用到巨型或小单台计算机上使运算速度至少提高一倍以上，应用在DNA计算机、分子计算机、光子计算机、量子计算机上意义重大，应用在气象在预报、地震预报、经济预测、导弹和反导弹的弹上计算机及弹的地面控制计算上的意义更重大。图1： (1)为k+i位总字长结构图。图2：二进制和三进制加法器开关函数线路图。图3：负二进制和负三进制加法器开关函数线路图。图4负二进制和负三进制减发器开关函数线路图。图5：负二进制乘法器线路图结构图图6：负二进制除法器线路结构图。图7负二进制四则运算运算法则高度统一例图。 (29)加法乘减法运算法则高度统一例图。减法不够减不再借位，而只有进位。 (30)除法跟加法及减法运算法则高度统一例图。除法不够除照除，不需要再恢复当位被除数图8 ：(30-1)用被除数减去除数得正商例图。 (30-2)用被除数加上除数得负商例图文库作者投稿简介姓名（*） Email（*）; 个人分类: 實干家的科學|7111 次阅读|1 个评论

更多...

Archiver|手机版|珍珠湾全球网

GMT+8, 2024-5-30 04:09 , Processed in 0.028395 second(s), 7 queries , Apc On.

回顶部

		自动登录	找回密码
密码			用户注册

zhenzhubay.com

标签: 电子管

相关帖子

相关日志